PATENT ABSTRACTS OF JAPAN

(11)Publication number:

60-030000

(43)Date of publication of application: 15.02.1985

(51)Int.CI.

G11C 29/00

(21)Application number : 58-138515

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:


27.07.1983

(72)Inventor: HARIMA KANICHI

(54) SEMICONDUCTOR MEMORY DEVICE

(57)Abstract:

PURPOSE: To detect quickly a fault of the memory information and to improve the system reliability by providing a function to a memory device to automatically produce a parity signal and check the parity. CONSTITUTION: A parity memory block 9 is provided into a nonvolatile memory array 20 to store the parity information to the same addresses as information memory blocks 1W8. A parity generation detecting circuit 40 produces the parity information corresponding to those of the blocks 1W8 in a write mode. In a read mode the parity information of the block 9 is used to give the parity check to the information of the blocks 1W8. Then signals d1Wd8 are supplied to the circuit 40 through TRQ14WQ21 when each data input is delivered from a buffer 23 in a write mode. The circuit 40 adds an output W to the sum of the inputs d1Wd8 in a write mode to decide an even number of the W and writes it to the block 9. For an alarm output ΣE of the circuit 40, a TRQ22 is kept off so that the alarm output AI is set at a high level regardless of an even or odd number of the sum of the inputs d1Wd8.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑲ 日本国特許庁(JP)

⑩ 公 開 特 許 公 報 (A) 昭60-30000

@Int_Cl_4

識別記号

庁内整理番号

④公開 昭和60年(1985)2月15日

G 11 C 29/00

7922-5B

審査請求 未請求

発明の数 1 (全7頁)

劉発明の名称 半導体メモリ装置

②特 願 昭58-138515

寛

20出 願 昭58(1983)7月27日

⑪発 明 者 張 間

伊丹市瑞原4丁目1番地 三菱電機株式会社北伊丹製作所

内

⑪出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

⑩代 理 人 弁理士 大岩 増雄 外2名

明細質

1. 発明の名称

半導体メモリ装置

2. 特許請求の範囲

(2) 上記不揮発性メモリアレイが、フローティ ングゲート型電界効果トランジスクを用いたもの であることを特徴とする特許請求の範囲第 1 項記 載の半導体メモリ装置。

(3) 上記不揮発性メモリアレイが、MNOS型電界効果トランジスクを用いたものであることを特徴とする特許請求の範囲第1項記載の半導体メモリ装置。

3. 発明の詳細な説明

本発明は、不揮発性メモリトランジスタを記憶 要素として用いた半導体メモリ装置に関するもの であり、信頼性の高いシステムを得るためのメモ リ装置を提供せんとするものである。

不揮発性メモリトランジスタとしてはさまざまな物理現象を利用したものが提案され、又使用されている。このうち特に広く使用されているものにFAMOS(Floating -gate Avalanche-

injection MOS)構造と呼ばれるものがある。

第1図にこのFAMOS構造トランジスタの断面図を示す。図において、10はP型半導体基板、 11、12は不純物からなるN^{*}層で、トランジス クのドレイン、ソースとなる。又、13はフロー ティングゲートと呼ばれるポーシリコンから成る 電極で、絶縁膜14中に完全に電気的に分離され ている。15はコントロールゲートと呼ばれるポ リシリコン電極である。

ここでこのトランジスタの動作を簡単に説明する。このトランジスタはフローティングゲート13の電荷の有無を情報"1"、"0"に対応させて情報を記憶するものである。

電荷 (この場合は電子) が注入されていない時は、このトランジスクは、第2 図の a のようなコントロールゲート電圧、ドレイン電流特性を示すが、電荷が注入されると第2 図の b のように特性がシフトする。

電子の注入はドレイン11及びコントロールゲート15に高電圧を印加することにより行なわれ、注入された電子は、フローティングゲート13が絶縁物14におおわれているために長くここに留まり、情報として記憶される。記憶される時間は室温では数万年といった天文学的な数字になっており、実使用期間と思われる10~20年に対し

て全く問題はない。

読出しは注入される前、後のドレイン電流が流れ始める各コントロール電圧の中間の電位を印加することにより、ドレイン電流が流れるかどうかでチェックされる。

又、情報の消去は、通常、紫外光を照射してフローティングゲート 1 3 の電子にエネルギーを与えて励起し、ここから電子を追い出すことによって行なわれる。

第3図にFAMOSトランジスクを用いた従来の半導体メモリ装置のブロック図を示す。図中、不揮発性メモリアレイ20には行列状のFAMOSトランジスクが配列されている。このメモリアレイ20部分は8個の情報記憶ブロック1~8に対かれており、それぞれのブロック1~8に対応した列ゲート回路21、センスアンプ22、データ入出力バッファ23がブロック毎に独立レス入力AS、ARはそれぞれ行および列アドレス入力バッファ24及び25に入り、デコーグ26及

び27を通り、その結果行及び列が1つ選択され、これによりアドレス入力に対応した番地が各メモリブロックから並列にアクセスできる。すなわち、デコーグ26.27から出力される行.列信号は並列に8個のメモリブロック1~8に入力され、並列に8つのメモリブロック1~8がアクセスされる。8つのメモリブロック1~8は列ゲート回路21、読出し書込み切換えゲート28を介してそれぞれセンスアンプ22,データ入出力バッフェ23に接続されている。

また読出し書込み制御回路 3 0 はその制御入力RWに応じて読出し書込み切換ゲート 2 8 中のトランジスタ Q 1 . Q 2 をオン、オフあるいはオフ、オン状態とし本メモリ装置を読出しあるいは書込みモードに設定するものである。プログラム制御回路 2 9 はプログラム、即ち不揮発性メモリトランジスタへの高電圧の印加を制御するものである。なお 5 0 は上記不揮発性メモリアレイ 2 0 を除くすべての回路 2 1 ~ 3 0 により構成され、不揮発性メモリアレイ 2 0 と外部との間でデータの読出

し、 書込みを行なう 読出し書込み 手段である。 次に動作について 説明する。

こうすることにより選択された番地のトランジスタのドレイン、コントロールゲート間に高電圧 が印加され(審込む必要のない時はデータにより 髙圧にならない場合もある)、 書込み、すなわち 電子の注入が行なわれる。

統出し動作も以上の書込み動作と殆ど同じように行なわれる。すなわち、すでに情報が入しモードにかるメモリに対して動作モードを読出しモードにした(すなわち信号Bをハイにする)後、に対したのはではなか、Q2をオフにする)のない番地を、アドレスカカーの時も並がプロールが一人の記憶内容がセンスアングロールが一人とでは、例のドレインスクのコントランジスクのコントランジスクのコントークシートのでは、例が「ロールゲークとは、カーシーンでは、カーシーンでは、カーシーンでは、カーシーとして出力される。この後データとして出力される。

ところで、FAMOS構造トランジスタは平均 的には長い保持特性を持っているが、フローティ ングゲートをとりまく絶縁膜に欠陥があれば、注 大された電子が逃げるということを明した。 注入された電子が逃げるということをは明した。 注入された電子が逃げるというの、メモリ装置ということを強いる。 欠陥は最近のの地域が、ではいるが、ではいる。 ではいる。 では、大阪路のあるよれたメモリ装置をスクリーニングは、大阪路のあるメモリ装置をスクリーニングはより、欠陥のあるメモリ装置をスクリーニングはより、欠陥のあるメモリ装置をスクリーニングはなどが表により、欠陥のあるメモリ装置をスクリーニングはより、欠陥のあるメモリ装置をスクリーニングはる方法などが実際に用いられている。

本発明は不揮発性メモリ装置のかかる欠点に着 目してなされたもので、メモリ装置にパリティ信 号発生及びパリティチェックを自動的に行なう機 能を持たせることにより、メモリ情報の異常を早 く検知でき、メモリ装置を用いたシステム全体の 信頼性を向上できる半導体メモリ装置を提供する ことを目的としている。

以下、この発明の一実施例を図について説明す

る。

第4図は本発明の一実施例による半導体メモリ 装置を示し、図において、第3図と同一符号は同一のものを示す。9は不揮発性メモリアレイ20 内に増設されたパリティ記憶プロックで、情報を記憶するものである。40はパリティを特徴記憶するものである。40はパリティを特報記憶プロック1~8の情報に対するパリティ情報を発生し、説出しモード時パリティ記憶プロック9のパリティ情報を用いて情報記憶プロック1~8の情報をパリティチェックするものである。

 リティ情報の銃出し書込みを行なう機能が付加されている。またQ22はトランジスタ、R1は抵抗、Vccは+5Vの電源、A&はパリティエラーを示すアラーム出力である。

次に動作について説明する。先ず書込みであるが、アドレス入力AR、ACにより選択された番地のメモリが行デコーダ 2 6、列デコーグ 2 7 出力により各行、各列ともに 1 個ずつ並列に 8 プロックのメモリについて指定されることによりその番地がアクセスされる。

この時読出し、客込み制御入力RWを書込みモードにすることにより信号Aをハイにする。この時信号Bはロウとなり、こうすることによりランジスタQ1、Q2はそれぞれオフ、オン状態となり、嫡子D1から入力されたデータ入力がトランジスタQ2を通して、審込みデータとしてこのよりアレイブロック1に入力される。そしてこのような動作は他の嫡子D2~D8についても同様である。

この後プログラム制御入力Pを入力することに

より、アクセスされたメモリのドレイン、ゲート間にデータにより高電圧が印加され、普込みが行なわれる。

ところで、読出し書込み制御ゲート28 において、トランジスクQ3は読出し時に使われるもので、書込み時は信号Bがロウのためオフ状態に

なっている。又、信号 A は同時にトランジスタ Q 5 のゲートにも入力されているため、パリティ発生検出回路 4 0 への入力 d 9 にトランジスタ Q 5 を通してロウレベルが入力される。

レスのデータの合計が偶数になるようにメモリブロック 9 にデータが書込まれるわけである。 この時パリティ発生検出回路 4 0 のアラーム出力 Σ B は書込みモードであるため入力 d 1 ~ d 8 の合計が偶数。 奇数のいずれでもアラーム出力 A ℓ が共にハイになるように、トランジスク Q 2 2 がオフしており、抵抗 R 1 で電源 V ccにプルアップされている。

さて次に読出し時の動作であるが、アドレス入 カAR、ACに応じてメモリブロック1~9が並 列に選択されることにより始まる。

今、統出し書込み制御入力RWを統出しモードにすることにより信号Bがハイ、信号Aがロックのメモリ内容がトランジスク Q1、Q3などを通してセンスアンプ 22に入力 される。ブロック 1~8のメモリ内容はデータ 入力 され、ブロック 9の内容はトランジスク Q3を近て、パリティ発生検出回路 40に信号 d9と Q6 人力される。統出しモードではトランジスク Q6

~13はオンし、トランジスクQ14~Q21はオフしているためプロック1~8のメモリ内容は信号d1~d8としてパリティ発生検出回路40に入力される。この時信号d9の内容は書込みモードで信号d1~d9の合計が偶数になるようになっているためこの読出しモードでも信号d1~d9の合計が偶数になるようになっている管である。その読出しモード時のパリティ発生検出回路40の真理値表を第6図(b)に示す。

メモリブロック 1 ~ 9 から読出されたデータ d 1 ~ d 9 の合計が偶数であるとアラーム出力 Σ E は " 1 "のままであるが、もしそのうちの 1 つでも異常が生じ合計が奇数になると、アラーム出力 Σ E は " 0 "となる。そしてこの信号 Σ E が " 0 "となる。と定義しておけば、読出してあれば異常であると定義しておけば、読出しモードでトランジスタ Q 2 2 はオンとなっているのでアラーム出力 A ℓ にはこの信号 Σ E が出力され、そのレベルをセンスするようなシステムに信号 A ℓ を情報消失のアラーム信号として使用できる。

なお信号Wは正常、異常時にそれぞれ * 0 *, * 1 * になるが、読出しモード時はトランジスク Q 4 がオフしているため、データとしてはメモリアレイ 2 0 にはインブットされない。

なお上記実施例では不揮発性メモリトランジスタとしてFAMOS構造トランジスタを用いたものを示したが、MNOS型電界効果トランジスタ等、他の不揮発性メモリトランジスタを用いることもできる。

以上のように、この発明によれば、従来のメモリ装置にパリティ情報記憶用のメモリアレイプロック及びパリティ発生検出回路を加え、パリティチェックを自動的に行えるようにしたので、 不揮発性メモリの情報消失を自動的に検知でき、 システムの大幅な信頼性の向上を図ることが可能である


4. 図面の簡単な説明

第1図はFAMOS構造トランジスクの断面図、 第2図は第1図のトランジスタのコントロール電 圧、ドレイン電流特性を示す図、第3図は従来の 半導体メモリ装置を示すプロック図、第4図は本発明の一実施例による半導体メモリ装置を示すプロック図、第5図は第4図のパリティ発生検出回路の構成例を示す図、第6図(a)、(b)はそれぞれ第4図のパリティ発生検出回路の書込み時および読出し時の動作の真理値表を示す図である。


1~8…情報記憶プロック、9…パリティ記憶プロック、20…不揮発性メモリアレイ、40…パリティ発生検出回路、50…読出し書込み手段。なお図中、同一符号は同一又は相当部分を示す。


代理人 大岩地雄 🤇


第 1 図




第 2 図







第 5 図



第 6 図

(a)
d1 d2 d3 d4 d5 d6 d7 d8 d9 W 区E
(合計が偶数) 0 0 1
(合計が奇数) 0 1 1